PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-305742

(43) Date of publication of application: 05.11.1999

(51)Int.CI.

G09G

G02F 1/133 G09G 3/20

(21)Application number : **10-129487**

(71)Applicant: SEMICONDUCTOR ENERGY LAB

CO LTD

(22) Date of filing:

23.04.1998


(72)Inventor: HIROKI MASAAKI

(54) IMAGE DISPLAY DEVICE

(57) Abstract:

PROBLEM TO BE SOLVED: To relax noise intensity in a drive circuit to an extent not affecting a display by providing a delay means in a prescribed part and deviating a phase relation between two signals existing in an inverted relation by a prescribed amount.

SOLUTION: A minute phase difference (time difference) is provided between first clock signal (CL) 117 and second clock signal (CL) 118 formed by a signal generator 107 to be inputted to the drive circuit. At this time, a delay circuit 100 is integrated into a control circuit 108 for providing the minute phase difference (time difference). Although the phase difference (time difference) provided between the first clock signal (CLD) 123 and the second clock signal (CLD) 124 is able to take a wide range within the range of normally driving the circuit, the range is made at least a rise period or above, or a fall period or above, and is made a half or below of a hold period (period from one output pulse to next output pulse). That is, the range of the phase difference is 1-90 degrees.



LEGAL STATUS

[Date of request for examination]

Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開母号

特開平11-305742

(43)公開日 平成11年(1999)11月5日

(51) Int.CL		裁別配号	PΙ			
G09G	3/36		G09G	3/36		
G 0 2 F	1/133	550	G 0 2 F	1/133	550	
G 0 9 G	3/20	611	G 0 9 G	3/20	611C	

審査請求 未請求 請求項の数7 FD (全 9 円)


	44.77.0044	本明本 6450年0年1 11D (至 5 兵)
特顧平10-129487	(71)出旗人	000153878 株式会社半導体エネルギー研究所
平成10年(1998) 4 月23日		神奈川県原木市長谷398港地
	(72) 竞明者	▼ひろ▲木 正明 神奈川県厚木市長谷398番地 株式会社半 沸体エネルギー研究所内
	平成10年(1998) 4 月23日	特顧平10-129487 (71)出題人 平成10年(1998) 4 月23日 (72) 帝明者

(54) 【発明の名称】 画像表示装置

(57)【要約】

【課題】 高周波数の正クロック信号と負クロック信号の立ち上がり期間(tr)と立ち下がり期間(tr)が 僅かに異なっていることにより駆動回路(特にシフトレジスタ回路)にて生じるノイズが重なり鋭い波形のノイズを緩和し、画像の乱れが生じない高画質で高精細な画像表示を提供することを課題とする。

【解決手段】 信号生成器 107または制御回路 108または各回路に入力する直前に遅延手段を設けて図3に示すように、正クロック信号と負クロック信号を立ち下がり期間(11)だけ位相をずらすことにより、表示に与える影響を低減させる。



BEST AVAILABLE COPY

(2)

【特許請求の範囲】

【請求項1】各画素電極毎にスイッチング素子を有した 液晶パネルと、前記液晶パネルの定査線を駆動する定査 根駆動回路と、前記液晶パネルの信号線を駆動する信号 **複駆動回路と、前記液晶パネルの駆動を制御する制御回** 路と、映像信号処理回路と、前記信号線駆動回路または 前記走査級駆動回路に入力する第1の信号の位相に対し て、 第2の信号に位相差を形成する回路とを少なくとも 備える画像表示装置。

【請求項2】請求項1において、前記第1の信号は、前 10 記第2の信号と反転関係にある信号であることを特徴と する画像表示装置。

【請求項3】請求項1または2において、前記第1の信 号および前記第2の信号は、クロック信号であることを 特徴とする画像表示装置。

【請求項4】請求項1乃至3のいずれが一において、前 記第1の信号および前記第2の信号は、信号の立ち上が り期間(tょ)と信号の立ち下がり期間(tf)とが異 なっていることを特徴とする画像表示装置。

【請求項5】請求項1万至4のいずれか一において、信 20 号の立ち上がり期間(tr)または信号の立ち下がり期 間(もず)は、信号の保持期間(tc)の2分の1以下 であることを特徴とする画像表示装置。

【請求項6】請求項1万至5のいずれか一において、第 2の信号に位祖差を形成する回路は、前記第1の信号の 位組に対し、少なくとも第1の信号の立ち上がり期間 (tr)または第1の信号の立ち下がり期間(tf)に 相当する位相差を第2の信号に形成することを特徴とす

る画像表示装置。 記画像表示装置は透過型液晶パネルおよび投写用光源を 備えた投写型の表示手段であることを特徴とする画像表

【発明の詳細な説明】

[0001]

示装置。

【発明が属する技術分野】本発明は、液晶等の表示体を 用い、駆動回路を内蔵したアクティブマトリクス型ディ スプレイに関し、特に、駆動回路等で発生するノイズが ディスプレイの表示に与える悪影響を緩和し、各種EM 輻射レベルを制御する技術である。

[0002]

【従来の技術】最近、安価なガラス基板上に薄膜トラン シスタ (以下TFTと称する) を作製する技術が急速に 発達している。その理由は、アクティブマトリクス型液 晶表示装置の需要が高まったことにある。

【0003】アクティブマトリクス型液晶表示装置は、 マトリクス状に配置された数百万個もの画案それぞれに TFT(画業TFTと称する)を配置し、各画素電極に 出入する電荷をTFTのスイッチング素子機能により制 50 【0012】実際の信号の立ち上がり期間(tr)と立

御するものである。

【①①04】また、この画素TFTを駆動するためのT FT (便宜上、回路TFTと称する) を周辺駆動回路に 組み込み、画素TFTが配置された表示用画案部と、回 第TFTが配置された駆動回路部とを同一基板上に形成 し集積化が図られている。

【りり05】また、表示装置においては、さらなる多階 調化、高解像度化等の高い表示特性を有することが望ま れている。

【りり06】それにより、従来から問題となっていたノ イズが、悪影響を与え、表示特性及び電磁輻射を左右す る妄因の一つとなっていた。

【0007】この問題を解決するために、従来では、ノ イズの生じない回路構成を設計するという措置が取られ ていた。

[0008]

【発明が解決しようとする課題】高画質、高精細な表示 を得るため、要求されているディスプレイの表示画素数 は年々増加し、例えば、NTSC規格では画素数は約4 - 0万個、HDTV規格では画案数は約200万個が必要 とされている。このような高画素数のパネルでは、映像 信号の駆動回波数が非常に高くなる。よって、このよう なパネルを駆動するためには、駆動回路に映像信号より も数倍高い周波数(数十H2~数十MH2)を有する、 非常に速いドットクロックを持つクロック信号が入力さ れることになる。例えば、駆動回路内のサンプリング回 路には、数十~数MH2の周波数帯域を有するデジタル 映像信号(またはアナログ映像信号)と、駆動回路内の 各回路に合わせて数MHz、数十kHz、数十Hzの周 【請求項7】請求項1乃至6のいずれか一において、前 30 波数を有する数種類のクロック信号とを入力し、液晶パ ネルを駆動している。

> 【①①09】また、理想的には、信号の立ち上がり期間 (tr)と立ち下がり期間(tf)が零、または同一 (tr=tf)となることであった。しかし、実際は様 々な原因によりも?ともずが微妙に異なっていた。

【0010】とのように、立ち上がり期間(tェ)と立 ち下がり期間(もよ)が微妙に異なる信号を駆動回路に 少なくとも一対組入力することにより生じるノイズが衰 示特性及び電磁輻射に影響を与え、以下に説明するよう C (Electromagnetic Compatibility)規制範圍内に不要 40 な問題が、特に高周波数帯域を有する信号を用いた場合 で生じていた。

> 【①①11】具体的には、画案TFTと同一基板上に形 成した一体型液晶ディスプレイの駆動回路において、シ フトレジスタ回路には、第1のクロック信号、第2のク ロック信号、スタートパルスとが入力されており、バッ ファ回路によりサンプリング回路にシフトバルスを送っ ている。なお、第1のクロック信号と第2のクロック信 号は互いに反転関係を有し、位相差が生じないように各 回路が構成されている。

10/19/2004

ち下がり期間(tf)は僅かに異なっているため、位相 差のない高国波数の第1のクロック信号と第2のクロッ ク信号をシフトレジスタ回路に印加すると、相殺されず に小さなノイズが重量して図5に示したような、振幅が 大きく鋭い波形を有するノイズが生じていた。このノイ ズが、画像表示させた時に悪影響を与え、電磁輻射レベ ルが変化し、EMC規制内に制御することが困難になっ ていた。また、この振幅が大きく鋭いフイズは、他の回 路にも悪影響を与える恐れもあった。

【0013】 このような現象は、上述したシフトレジス 10 タ回路に限らず、第1のクロック信号と第2のクロック 信号が入力される駆動回路(例えば、ラッチ回路、メモ リ回路、カウンター回路等)で生じていた。また、特に クロック信号に限らず、立ち上がり期間(t r) と立ち 下がり期間(もず)が微妙に異なる一対組(互いに反転 関係を有する) の信号が入力された半導体集積回路で生 じていた。

【①①14】とのように、シフトレジスタ回路等で発生 した鋭い波形のノイズが、映像信号に重量され、画素電 掻に印加される電圧が変化してしまい、表示が変化して 20 しまうという問題が生じていた。

【①①15】この問題を解決する手段として、従来では 一対組の信号の位相関係を合わせてノイズを相殺し、キ ャンセルするための回路を各回路毎に設ける機成。また は、立ち上がり期間(tr)と立ち下がり期間(t饣) が同一となる理想的な信号波形を形成する機成を用いて しょた。

【0016】しかしながら、この方法で理想的なクロッ ク波形を形成し、さらに一対の信号の位相差を零とする 回路構成は複雑となり、回路設計が困難になっていた。 特に高周波数の信号での位相合わせは難しく、完全に位 相を合わせることは非常に困難であった。

【0017】そこで、本発明は上記問題を解決するもの であり、駆動回路(特にシフトレジスタ回路)にて生じ るノイズが画像表示に与える影響を低減させた表示装置 を提供することを目的とする。

[0018]

【課題を解決するための手段】本明細書で関示する本発 明の構成は、各画素電極毎にスイッチング素子を有した 液晶パネルと、前記液晶パネルの走査線を駆動する走査 40 される素子または回路である。 根駆動回路と、前記液晶パネルの信号線を駆動する信号 線駆動回路と、前記液晶パネルの駆動を制御する制御回 路と、映像信号処理回路と、前記信号線駆動回路または 前記走査線駆動回路に入力する第1の信号の位相に対し て、第2の信号に位相差を形成する回路とを少なくとも 備える画像表示装置である。

【0019】上記楼成において、前記第1の信号は、前 記第2の信号と反転関係にあることを特徴としている。 【0020】また、上記構成において、前記第1の信号 徴としている.

【①①21】また、上記構成において、前記第1の信号 および前記第2の信号は、信号の立ち上がり期間(t ェ)と信号の立ち下がり期間(11)とが異なっている ことを特徴としている。

【0022】上記機成において、信号の立ち上がり期間 (tr)または信号の立ち下がり期間(tf)は、信号 の保持期間(tc)の2分の1以下であることを特徴と している。

【0023】上記模成において、第2の信号に位相差を 形成する回路は、前記第1の信号の位相に対し、少なく とも第1の信号の立ち上がり期間(tr)または第1の 信号の立ち下がり期間(t f) に相当する位相差を第2 の信号に形成することを特徴としている。

【0024】上記機成において、前記画像表示装置は透 過型液晶パネルおよび投写用光源を備えた投写型の表示 手段である。

[0025]

【発明の実施の形態】まず、本発明の基本原理について 説明する。図3は、第1のクロック信号 (CLD) 12 3と、遅延手段100によって位相差が形成された第2 のクロック信号 (CLD) 124と、スタートバルス1 25と、シフトレジスタ回路から出力されナンド回路か ら出力された信号と、信号線(1)に印加される映像信 号とを簡略化して示した図である。なお、簡略化のた め、ソースドライバ回路105に関し、図3を用いて以 下に説明する。

【①①26】本発明では、信号生成器107で形成され た第1のクロック信号(CL)117と、第2のクロッ 30 ク信号(CL) 118との間に僅かな位相差T(時間 差)を設け、駆動回路に入力することを特徴としてい

【0027】上記僅かな位相差下(時間差)を設けるた めに返延手段100を制御回路108に組み込む構成と する。ただし、遅延手段100を組み込む回路として は、特に限定されず、例えば、信号生成器からの出力配 線、または駆動回路内のシフトレジスタ回路への入力配 根に設ける機成としてもよい。なお、この遅延手段10 Oは、主に抵抗またはコンデンサまたはTFT等で構成

【0028】第1のクロック信号 (CLD) 123と、 第2のクロック信号(CLD)124との間に設けられ た位相差丁(時間差)は、回路が正常に駆動する範囲内 において、広い範囲を取りうるが、その範囲は、少なく とも立ち上がり期間(tr)、または立ち下がり期間 (tf)以上とし、保持期間 tc(1つの出力パルスか ろ次の出力パルスまでの期間)の半分以下とする。即 ち、位相差Tの範囲は、1~90度である。位相差T は、駆動回路(倒えば、シフトレジスタ回路)の動作に および前記第2の信号は、クロック信号であることを特 50 不具合を引き起こさないほど小さければ何ら問題とはな

ちない。

【りり29】つまり、本発明は、互いに反転関係にある 一対の信号(例えば、第1の信号と第2の信号)の内、 一方の信号を、もう一方の信号に対して、信号の変化点 (立ち上がり点、立ち下がり点)を一致させず、 もらま たはもずに相当する時間以上遅らせる。または進めるタ イミングで駆動回路(例えば、シフトレジスタ回路)に 入力することを特徴としている。

【0030】とのような構成として、駆動回路から出力 される信号の波形は、図3に例示したように、振幅の小 10 さなビークを有する複数のノイズを形成することを特徴 としている。ただし、生じる振幅の小さなノイズが表示 及び髪動回路に実質的に影響を与えない程度の範囲に適 宣調節する。ころして、従来、完全に相殺されずに生じ ていた振幅の大きなピークの波形を有するノイズの発生 を防止した。

【0031】本発明は、位相関係をずらす回路構成(t s<T<1/2 tc, tr<T<1/2 tc) であるた め、位相関係を完全に一致させる回路構成(位相差丁= ()) と比較して、容易な回路機成でノイズの影響を低減 26 することができる。

【0032】なお、本明細書中において、第1のクロッ ク信号は、一般的に用いられているクロック信号であ り、第2のクロック信号とは反転関係にある。本明細書 中では、この第1のクロック信号と第2のクロック信号 を用いて説明するが、特に限定されない。

【0033】また、本明細書中において、ソースドライ パ回路内のシフトレジスタ回路を用いて主に説明してい るが、特に限定されず、例えば、ラッチ回路、メモリ回 路、カウンター回路等に適宜適用することができる。 [0034]

【実施例】以下、本発明の実施例を説明するが、この実 施例に限定されないことは勿論である。

[実施例1]図1は本発明の液晶表示装置の実施例1を 示すプロック図である。図1は、主に、液晶パネル10 1と、信号生成器107と、映像信号処理回路109 と、制御回路108とからなる液晶表示装置である。

【0035】なお、信号生成器107、映像信号処理回 路109、制御回路108等は、例えば別のプリント基 板に実装されており、該墓板と液晶パネル101とは、 ケーブルやフレキシブル配線板等によって接続されてい る。また、信号生成器107、映像信号処理回路10 9. 制御回路108等の一部または全部を液晶パネルと 同一基板に設ける構成とすれば集積化が図れるため好き しいことは言うまでもない。

【0036】液晶パネル101は、水平方向に互いに平 行に延びる複数の定査根104と、走査根に直交する量 直方向に互いに平行に延びる複数の信号級103と、 定 査線及び信号線の交差部近傍に配置されたTFT(薄膜) る画素領域102で主に構成されている。

【0037】TFTは、電気的にはスイッチとして用い **られており、また、半導体材料として好ましくは結晶性** を有するシリコン膜等を使用して形成される。本実施例 においては、この結晶性を有するシリコン膜は、石英基 板を用い、触媒元素としてニッケルを用いた結晶化方法 (特願平8-335152号公報) により得られたもの を使用したが、結晶性を有し良好な移動度を有するもの であれば、特に限定されない。

【0038】走査線104の一端は、各TFTのゲート 電極に接続され、他變は、ゲートドライバ回路106に 接続されている。また、信号線103の一端は、TFT のソース電極に接続され、他端は、ソースドライバ回路 105に接続されている。

【0039】尚、図1においては、信号級103は数本 しか記載されていないが、実際は、液晶パネルの横方向 の画素電極の敷と同数の本数を有しており、同様に、走 査領104は液晶パネルの機方向の画素電極の数と同数 の本数を有する。

【0040】また、TFTに接続された画素電極は、他 方の墓板に形成された対向電極と、液晶とで液晶コンデ ンサを構成している。対向電極は全ての液晶コンデンサ と接続されており、共通電位を有している。

【0041】制御回路108は、VIDEO信号に基づ き、ゲートドライバ回路106、ソースドライバ回路1 () 5、映像信号処理回路 1 () 9等に必要なパルス (スタ ートパルス、クロックパルス、同期信号、極性反転信号 等)を供給する回路である。

【①042】本実施例においては、外部からのVIDE 30 O信号115を映像信号処理回路109に入力し、ソー スドライバ回路内のサンプリング回路にアナログ映像信 号を出力する。この映像信号処理回路109は、図示し ないが主に、アナログ/デジタル(A/D)変換回路、 稿正回路、デジタル/アナログ (D/A) 変換回路、反 転処理回路等で構成する。

【0043】ソースドライバ回路105は、水平シフト レジスタ回路110と、出力バッファ111と、サンプ リング回路112からなっている。

【0044】また、垂直方向のゲートドライバ回路は、 40 走査方向の制御が可能な垂直シフトレジスタ回路 1 1 3. 出力バッファ回路114等からなっている。 【0045】本実施例における出力バッファ回路111 及び114は、保持された電圧を増幅、あるいはインビ ーダンス変換し表示部に印加するための回路であり、イ ンバータを代表的な構成とする各種回路が考えられる。 【①046】図2(8)は実施例1におけるソースドラ イバ回路105の周辺模成を示す回路図である。 図2 (a)では、1相のシフトレジスタで構成した図を示し

たが、非常に高い風波数の映像信号を取り扱う場合に トランジスタ)と、TFTに接続された画産電師とでな「50」は、複数の配線分割を行うか、2相、3相、・・ヵ相の シフトレジスタとして低周波数化を図ることが望まし

【① 0.4.7】図2 (a) に示すソースドライバ回路は、 シフトレジスタ、レベルシフタ、スイッチ、インバー タ、出力バッファ回路等を代表的な構成とする各種回路 で構成することが可能であり、画像信号をサンプリング して表示部に印刷するための回路であれば、特に本実施 例の構成に限定されない。

【0048】尚、図1及び図2においては、信号線は数 向の画景電極の数と同数の本数を有しており、同様に、 **走査線は液晶パネルの縦方向の画素電極の数と同数の本** 数を育する。

【0049】ととで、ソースドライバ回路105には、 映像信号処理回路109からの信号であるVD(V)d e o Date) 116と、制御回路108からのスター トパルス信号SPD125、第1のクロック信号CLD 123、遅延手段100により位相がずらされた第2の クロック信号CLD124、水平同期信号等が入力され ている。また、このソースドライバ回路におけるタイミ 20 をキャンセルさせ、位相関係が一致した信号を出力する ングチャートを図3に示す。

【0050】本実施例においては、信号生成器107で 生成された真質的に位相差のない第1のクロック信号C L117と第2のクロック信号CL118を制御回路に 入力し、制御回路108内に設けられた遅延手段100 によって、図3に示すように、第1のクロック信号CL D123とは、位相差(T=tf)を有する第2のクロ ック信号CLD124を形成し、ソースドライバ回路1 ①5に入力した。遅延手段としては、位相差を形成する サと抵抗で構成した簡易な遅延回路を用いた。なお、本 実施例の遅延手段の配置箇所は限定されることはなく、 各回路の入力配線に形成する構成、例えばシフトレジス タ回路の入力配象に信号遅延回路等を設けて、位相をず ちす構成としてもよい。

【①①51】ただし、位相をずらす期間の上限は、クロ ック信号の電圧保持期間(tc)の1/2である。この 上限を超えると正常に駆動回路を駆動することはできな い。即ち、クロック信号の一周期を360度とした場 台、位相差下の範囲は、1~90度である。

【0052】とのように、遅延手段100によって、第 lのクロック信号CLll?と第2のクロック信号CL 118を立ち下がり期間(もよ)または立ち上がり期間 (tェ)だけ位祖をずらす構成とすると、tfまたはt 上が異なる2つのクロック信号により発生するノイズの 強度を緩和することができた。

【0053】本発明の特徴は、入力される複数対の信号 の位相を所定量ずらし、小さな振幅のビークを有する彼 数のノイズを故意に発生させる点である。本発明は、従 なく、ノイズが重なるのを防ぎ、非常に大きな振帽の鋭 いビークを有するノイズとなることを防ぐものである。 本実能例では、図3に示したように、複数のピークを有 するノイズを形成した。この複数のピークは、図5に示 した従来のピークの振幅と比べて小さく、表示に影響を 与えるものではない。

【①054】即ち、本真餡倒は、従来の可能な限り位相 を合わせる方法と比べて簡略な構成(簡易な遅延回路の 設置)により、立ち下がり期間(して)または立ち上が 本しか記載されていないが、実際は、液晶パネルの構方 10 り期間(tr)だけ位相をずらすことでノイズを表示に 影響を与えない程度にし、且つ、EMC規制されている 範囲に電磁輻射を制御することができた。

> 【0055】 (実施例2) 実施例1では、意図的に位相 をずらした複数の信号を駆動回路に入力し、ノイズが重 量するのを防止する方法を用いたが、本実施例では、他 の構成例を示す。

> 【りり56】本実施例では、実施例1と同様に意図的に 位相をずらした一対の信号を駆動回路に入力した。そし て、駆動回路内部で位相のずれた信号を調相してノイズ 構成とした。このような構成とすることによって、ノイ ズのない映像信号を形成し良好な表示特性を得ることが

【10057】〔実施例3〕図4に3板式の光学システム を用いた投射型の画像表示装置(リアプロジェクタ)の 概要を示してある。本真能例のプロジェクタでは、光源 401から投射された投射光が、光学系403によっ て、R、G、Bの3原色に分けられ、ミラー404によ って、それぞれの色の画像を表示する3枚のTFT液晶 回路であれば特に限定されず、本実施例では、コンデン 30 パネル400に導かれる。そして、それぞれのTFT液 晶パネルによって変調された光が光学系406によっ て、合成された映像光をスクリーンに照射し、カラー画 像が役写される。

> 【りり58】本実施例1に示した液晶パネルおよび信号 処理回路およびコントロール回路を用いて、入力画像像 号をそれぞれの液晶パネルに供給すると、それぞれの色 の画像を液晶パネルによって、色にじみのない高画質・ 高解像度で作成できる。加えて、液晶ヶ浦正やカメラャ 浦正、人間の視覚に適した補正、観察者の需要に合わせ 40 た補正等が結正回路により貼されるため、ヶ特性の良好 な画像を得ることができる。

【0059】従って、本リアプロジェクタを用いること により、画質に乱れのない鮮明な像をスクリーンに表示 することができる。

【0060】なお、本発明においては「液晶パネルとし てアクティブマトリクス型のものを用いたが、種類の雲 なる他の液晶パネルを用いることも可能である。

【10061】また、本発明は、駆動回路一体型の液晶衰 示装置にのみ適用されるものではなく 駆動回路が液晶 **来の方法のように位相を合わせノイズをなくすものでは 50 パネルと異なる差板に形成されたいわゆる外付け型の表**

(5)

示装置に適用することも可能である。

【①062】なお、上記各実施例において示した。例えばシフトレジスタ回路、バッファ回路。サンプリング回路、メモリ回路等の構成は、一例であって同様な機能を有するものであれば適宜変形できることはいうまでもない。

【①063】 [実施例4]実施例1.2に示した液晶表示装置は、様々な電子機器のディスプレイとして利用される。なお、本実施例に挙げる電子機器とは、アクティブマトリクス型液晶表示装置を搭載した製品と定義する。

【0064】その様な電子機器としては、ビデオカメラ、スチルカメラ、プロジェクター、プロジェクションTV、ヘッドマウントディスプレイ、カーナビゲーション、パーソナルコンピュータ(ノート型を含む)、携帯情報端末(モバイルコンピュータ、携帯電話等)などが挙げられる。それらの一例を図6に示す。

【0065】図6(A)はそバイルコンピュータ(モービルコンピュータ)であり、本体2001、カメラ部2002、受像部2003、操作スイッチ2004、表示 20装置2005で構成される。本類発明は受像部2003、表示装置2005等に適用できる。

【0066】図6(B)はヘッドマウントディスプレイであり、本体2101、表示装置2102、バンド部2103で構成される。本発明は表示装置2102に適用することができる。

【0067】図6(C)は携帯電話であり、本体220 100 1.音声出力部2202.音声入力部2203.表示装 101 置2204、操作スイッチ2205.アンテナ2206 102 で構成される。本願発明は音声出力部2202.音声入 30 103 力部2203.表示装置2204等に適用することがで 104

【0068】図6(D)はビデオカメラであり、本体2301、表示装置2302、音声入力部2303、操作スイッチ2304、バッテリー2305、受像部2306で構成される。本類発明は表示装置2302、音声入力部2303、受像部2306に適用することができる。

【0069】図6(E)はリア型プロジェクターであり、本体2401、光源2402、表示装置2403、偏光ビームスプリッタ2404、リフレクター2405、2406、スクリーン2407で構成される。本発明は表示装置2403に適用することができる。また、真鉱例3に記載した外観図に相当する。

【0070】図6(F)はフロント型プロジェクターであり、本体2501、光源2502、表示装置2503、光学系2504、スクリーン2505で構成される。本発明は表示装置2503に適用することができる。

【① 071】以上の様に、本発明の適用範囲は極めて広 50 124

く、あらゆる分野の電子機器に適用することが可能である。また、他にも電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。

[0072]

【発明の効果】本発明によれば、遅延手段を所定の箇所に設け、反転関係にある2つの信号。例えば第1のクロック信号と第2のクロック信号との位相関係を所定置ずらす。そして駆動回路におけるノイズの強度を表示に影響を与えない程度に緩和し、且つ、EMC規制されている範囲に電磁輻射を制御することが容易な回路構成とした。

【0073】従って、高周波数の映像信号を正確に表示することができるので、高画質で高額細な表示を使用者に提供することができる。

【図面の簡単な説明】

【図1】 本発明の一実施例における全体機略図である。

【図2】 本発明の一実施例におけるソースドライバ 回路周辺の部略回路図を示す図である。

3 【図3】 本発明の一実結例におけるタイミングチャートを示す図である。

【図4】 プロジェクション装置を示す図である。

【図5】 従来例におけるタイミングチャートを示す 図である。

【図6】 応用製品としての半導体装置を示す図。 【符号の説明】

100 遅延手段

101 液晶パネル

102 画素領域

103 信号線

104 走査線

105 ソースドライバ回路

106 ゲートドライバ回路

107 信号生成器

1 () 8 制御回路

109 映像信号処理回路

110 水平シフトレジスタ

111、114 出力バッファ

112 サンプリング回路

40 113 垂直シフトレジスタ回路

115 VIDEO信号

116 VD

117 第1のCL(正グロック信号)

118 第2のCL(負クロック信号)

119 SP

120 第1のCLS(正クロック信号)


121 第2のCLS (負クロック信号)

122 SPS

123 第1のCLD(正クロック信号)


124 第2のCLD(負クロック信号)

10/19/2004




BEST AVAILABLE COPY

(8) 特開平11-305742




本売的におけるソースドライバ回路のタイミングデャート



(9)

特関平11-305742



BEST AVAILABLE COPY